ИЗСЛЕДВАНЕ НА TTL И C-MOS ИНТЕГРАЛНИ СХЕМИ

I. ТЕОРЕТИЧНА ЧАСТ

1. ОБЩИ СВЕДЕНИЯ ЗА TTL – ИНТЕГРАЛНИ СХЕМИ

Тук ще се спрем върху разликата между TTL – интегрални схеми от гледна точка на изходните им стъпала.
Реалните характеристики са:

ВХОДНА ИЗХОДНА

Ако се подават сигнали на входа на логически елемент при спазване параметрите от входната характеристика („0” < 0,8V; „1” > 2V ). Входното стапало на схемата ще ги възприеме правилно.
            Ако се изследва изхода на лигически TTL – елемент и същия изход се натоварва с товар (резисто, други входове и т.н.) то трябва да се внимава параметрите да не излязат извън параметрите от изходната характеристика („0” < 0,4V; „1” > 2.4V ).
            Това е при захранване Ucc > 4,75V.
            Правилното действие на логическия елемент от към входа е именно спазването на нивата (в напрежение) на подаваната „0” и „1”.

Общо разделяне на TTL схемите на три вида според изходните стъпала:

NORMALOPEN – COLL3 stats – out

• При стандартния слу4аи е отпу6ен винаги един от двта изходни транзистори. Тук ясно се виждат двата токови кръга:
При „1”при „0”

Ако се направи анализ се вижда, че I1 << I0 за 7400 – I1 = 0,4 mA; I0 = 16mA.
            Поради тази причина трябва да се внимава товара  Rт (това може да са входове или други ЛЕ) да не е под определената стойност. Това би довело до „0” > 0,4V; 1 < 2,4V.
            При TTL схеми с „open-coll” изходният транзистор е с езведен колектор. Това позволява:

• По-голям изходен ток

           

Vc-op≠5V (Vcc Vc-op <30V)           I0 < 40 mA

Възможно е свързване към релета.



Възнможно е свързване на лампи, светодиоди.

Iд = 10mA

Възможно е съгласуване между TTL и CMOS.



• TTL елементи с възможност изхода на схемата да премине в 4-то състояние – HiZ. Това състояние наричаме онова, при което двата изходни транзистори са запушени.


При „0” на вход „Е” D1 отпушен и Т1 не получава захранване
UB2 = UB3 = 0V
T2, T3 запушени



E1	E2	E3	Y
1	1	1	Z1
0	1	1	X2
1	0	1	X2
1	1	0	X3
0	0	0
0	0	1
0	1	0
1	0	0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Това позволява да се свържат изходи на късо и да мултиплекси-рат входове. Тези контоактори са забранени, тъй като
ще повредят изходите на едновременно разрешените схеми.

Параметри на използваните схеми.

	Iin0	Iin1	Iout0	Iout1	Iout2
7400	1,6 mA	40 µA	16 mA	0,4 mA	-
7406	1,6 mA	40 µA	40 mA	-	-
74125	1,6 mA	10 µA	16 mA	5,2 mA	40 mA

Параметри на 4011 – за UDD = 5 V
            Iin  = 1 µA
            Iout0 = 0,25 mA
            Iout1 = 0, 25 mA
Схеми на свързване на TTL







За предпочитане – R с паразитните капацитети образува филтър, а също и не позволява силно насищане на вх. Транзистор и от тук повисоко бързодействие.



Не свързан вход (висящ) се възприема от ЛЕ като „1”.





Недопостимо R > 100kΩ. Възможност за самовъзбуждане



Недупустимо - UR ще надвиши 0,4V и входа вместо „0” ще се възприеме за „1”.

OPEN COLL

В зависимост от R е тока, а от тук и товарната способност.

Схема на свързване: „жично ИЛИ”

X1      X2      X3			Y
0	0	X	X3
0	X	0	X2
X	0	0	X1
0	0	0	1
1	X	0	0
X	1	X	0
X	X	X	0



2. ОБЩИ СВЕДЕНИЯ ЗА MOS И CMOS СХЕМИ

При производството на лог.схема с MOS технология се постига по голяма степен на интегралност. Освен това в схемната конструкция вместо резистор може да се използва MOS транзистор, което намалява площа, намалява резсейваната мощност, увеличава производителността и интегралността.

За цифровата техника са разработени N и P – MOS схеми с индуцирани канали под общото название CMOS. Тези схеми се характеризират с ниско прагово напрежение UGS < 1 V и UDS = 3-18 V. Основната структора на CMOS елемент:

Вх	T1	T2	Y
0	ОТП	ЗАП	1
1	ЗАП	ОТП	0



Няма резисторен товар. Товарът е динамичен.
      Няма протичане на токове. Управлението е с напрежение.
      При UDD = +5 V , RDS на отпушения = 500 Ω-1 КΩ, на запушения – (5-10) М Ω. Лог. „0” = 0,1 V; лог. „1” = 4,9 V.
Напълно съвместими параметри с TTL схеми.

3. СЪГЛАСУВАНЕ МЕЖДУ TTL И CMOS

При еднакжо захранване UCC = UDD = +5V



R – Повишава „1” на изхода на TTL, тъй като вх. Характеристика има „1” > 3,5V.

НЕДОПУСТИМО

ДОПУСТИМО

II.ОПИСАНИЕ НА ЛАБОРАТОРНИЯ МАКЕТ
На лабораторния макет „TTL-CIRCUITS” са монтирани интегрални схеми 7400, 74125, 7406 и CMOS – 4011, подобно резгледани по-горе.
            Тяхното означение и принципна схема е дадено в края – Каталог.
            На макета има индикация, реализирана с 7606.



РАБОТА С МАКЕТА
Постановката включва: - захранващ блок
                                         - клавиатура
                                         - макет TTL-CIRCUITS



1. С  проводникови мостове се свързва схемата на макета
2. Включва се захранващия блок
3. С моно клок (М.С) се задават единични импулси от клавиатурата
4. С превключватели X1, X2, X3, X4  се задава двоична информация от клавиатурата.

III.ЗАДАЧИ ЗА ИЗПЪЛНЕНИЕ

1. Да се снеме входната характеристика на:



чрез подавне на 100%, 80%н 60%, 40%, 20% от входовите импулси.

1. Да се изследва изходната характеристика на 7406/open-coll/ при различни товари R = 10k, 1k, 0,5k и със светодиод.
2. Да се свърже „жично ИЛИ”.
3. Да се изчисли товарната способно на 7400, 74125, 7406 – като се използва дадената таблица за токовете.
4. Д се изследва 74125 и се снеме таблиацата на истинност.
5. Да се провери как ТТL  схеми приемат не свързан вход; как CMOS схема /4011/ - приема не свързан вход.
6. Да се свържат последователно TTL-CMOS и CMOS-TTL.

IV.СЪДЪРЖАНИЕ НА ПРОТОКОЛА                                                          

1. Да се начертаят вх.характеристики от изследваните в проценти от 5V, а също и във волтове.
2. Да се изчислят изходните токове.
3. Да се начертае схема „жично ИЛИ”.
4. Да се начертаят схемите.
5. Да се начертае схемата и ТИ за превключвател на 4вх.
6. Да се начертаят ТИ на изследването.
7. Да се начертаят схемите.

V. КОНТРОЛНИ ВЪПРОСИ
1. Какви са „логическите” разлики между TTL и CMOS?
2. Какви са товарните способности на TTL и CMOS?
3. Как се съгласуват TTL и CMOS?