ИЗСЛЕДВАНЕ НА ДЕШИФРАТОРИ

I. ТЕОРЕТИЧНА ЧАСТ

Дешифраторът е комбинационна логическа схема, която има отделен изход за всяка комбинация на входните променливи. При „n” входни променливи максималният броЙ на входните променливи „m” е 2n.
Когато някои от изходите не са реализирани, дешифраторът се нарича непълен или частичен.
Съществуват два типа дешифратори:

  1. Логически – преобразуват двуичния код на изхода си на точно определен изход, съответстващ на входната комбинация.
  2. Дешифратори с буфери за цифрова индикация – преобразуват двоичен код в десетичен  или седемсегментен код, като на изходите на дешифраторите са включени буфери за директно свързване към индикаторния елемент – газоразрядна лампа, луминисцента лампа, светодиоди и т.н.

      На фиг.1 е показана логическата схема на пълен дешифратор на две входни променливи, построена с NAND елементи.

Изходите на дешифратора се инверсни и се описват със следните логически уравнения:

X1

X2

F0

F1

F2

F3

0

0

0

1

1

1

0

1

1

0

1

1

1

0

1

1

0

1

1

1

1

1

1

0

Фиг. 2

На фиг.2 е показано схемово означение на десетичен дешифратор на четири променливи. Дешифраторът е реализиран с десет четиривходови NAND елементи, реализиращи на изходите си  съответната логическа функция като не са използвани забранените комбинации. Всеки вход на дешифратора е еквивалентен на един TTL товар. Дешифраторът е с инверсни изходи и в зависимост от входната омбинация, само на един изход има логическа „0”. Основното приложение на десетичния дешифратор е за преобразуване на двоично-десетичния код в десетичен.
На фиг.3 е показана схемата на дешифриране състоянието на десетичния брояч 7490.  

Най-старшия информационен изход D може да се използва като разрешаващ сигнал за работа на дешифратор на три входни променливи, подадени на входовете A, B, C.

Най-старшия информационен изход D може да се използва като разрешаващ сигнал за работа на дешифратор на три входни променливи, подадени на входовете A, B, C (фиг.4).
            Прис състояние „0” на входа D, на изхода се получава сигнал в зависимост от входните променливи A, B и C. Когато се подаде логическа „1” на този вход, изходите F0-F7 са в състояние на логическа „1” – забранено състояние, независимо от входната комбинация. Този метод може да бъде използван за реализация на пълен дешифратор на четири променливи, както е показано на фиг.5.

Изходите на брояча Q1, Q2 и Q3 са свързани едновременно към входовете A, B и C на двата десети4ни де6ифратора. В зависимост от сойността на старшия разряд Q4 на брояча се разрашава или забранява единият от дешифраторите.
            При логическа „0” се разрешава ДШ1 и забранява ДШ2, а при логическа „1” обратното – разрешава се ДШ2 и се забранява ДШ1. Неизползваните изходи на дешифраторите F8 и F9 дублират някои от състоянията на дешифраторите и са означени на фигурата съответно с 8, 9, 0 и 1.
            Използвайки този подход на базата на десетичния дешифратор могат да се реализират дешифратори на различен брой входни променливи. Младшите три разряда се подават директно на всички дешифратори, а старшите разряди се дешифрират предваритрелно, така, че в даден момент да е избран само един от паралелно свързаните дешифратори до 8.
            С помощта на дешифратор 16 може да се реализира произволна логическа функция на четири променливи чрез обединяване на изходите на дешифратора, за които логическата функция има стойност „1”, със схема ИЛИ. На фиг.6 е показана структурната схема на логическата функция, имаща стойност логическа „1” за входни набори с пореден номер 1, 2, 5, 7, 9, 11, 12 и 14.

За индикация на числа в цифровата техника се използват седемсегментни индикатори. С помоща на седем сегмента могат да се изпишат всички числа от 0 до 9 с подаване на логическа „1” към онези от седемте сегмента, които образуват контура на цифрата (фиг.7). Например цифрата 3 ще се индицира, когато на сегментите а, b, c и d се подаде логическа „1”, а на сегментите e и f – логическа „0”.

Съвкупноста от седемте логически функции a, b, c, d, e, f и g  образуват кодов преобразувател на двоичен код в седемсегментен код. Кодовите преобразователи от този тип се наричат още седемсегментни дешифратори. Означението на съответната интегрална схема 7447 е показано на фиг.8 а таблицата на истинност на фиг.10.

Дешифраторът преобразува двоичнодесетичния код на входовете си A, B, C и D в седем сегментен код на изходите си a, b, c, d, e, f, g.  Изходите на схемата са от типа отворен колектор, осигуряващ 40 mA изходен ток при 15 V захранващо напрежение. Активното ниво на изходите е логическа „0”. Входът е за тестване изправността на индикаторния елемент и дешифратора. При подаване на логическа „0” на входа  , на всички изходи на дешифратора се получава логическа „0”, с което се активират всички сегменти на индикаторния елемент. При индикация на многоразрядни числа е необходимо гасене на старшите незначещи нули, които не носят информация. Например числото 00003.40 е по удобно да се индицира като 3.40. В интегралната схема е предвиден вход , който при подаване на входна комбинация A=B=C=D=0 и логическа „0” на входа поставя изходите на дешифратора в логическа „1”, с което се блокира индицирането на цифрата 0. Изводът  е с възможност за свързване в жично ИЛИ и може да бъде вход или изход. Когато е вход чрез свързване на въбшна схема  отворен колектор при подаване на логическа „0” блокира изходите на дешифратора , независимо от комбинацията на входовете A, B, C и D.
            Свързването на входовете ,  позволява да се въведе импулсно захранване на индикаторните елементи с цел намаляване на консумираната енергия.
            Дешифраторът е непълен и при постъпване на останалите 6 комбинации от 10 до 15 ще депифрира на изходите си символите, показани на фиг.9.
            В таблицата на истинност на фиг.10 са дадени само комбинациите за променливите от 0 до 9.

 

Фиг.9

ВХОДОВЕ

ИЗХОДИ

ИНДИКА-
ЦИЯ

LT

BI

RBI

A3

A2

A1

A0

а      b     c      d      e      f      g

RB0

 

X

0

X

X

X

X

X

1      1     1      1       1     1      1 

0

ГАСЕНЕ

0

1

X

X

X

X

X

0      0      0     0       0     0      0  

1

ПРОВЕРКА

1

0

0

0

0

0

0

1      1      1      1      1     1      1

0

ГАСЕНЕ

1
1
1
1
1
1
1
1
1
1

1
1
1
1
1
1
1
1
1
1

X
X
X
X
X
X
X
X
X
X

0
0
0
0
0
0
0
0
1
1

0
0
0
0
1
1
1
1
0
0

0
0
1
1
0
0
1
1
0
0

0
1
0
1
0
1
0
1
0
1

0
1
0
0
1
0
0
0
0
0

0
0
0
0
0
1
1
0
0
0

0
0
1
0
0
0
0
0
0
0

0
1
0
0
1
0
0
1
0
0

0
1
0
1
1
1
0
1
0
1

0
1
1
1
0
0
0
1
0
0

1
1
0
0
0
0
0
1
0
0

1

0

1

1

1

2

1

3

1

4

1

5

1

6

1

7

1

8

1

9

 

Фиг.10

Дешифратор 7442
Дешифраторът е десетичен несъкратен дешифратор с инверсни изходи. Изводите на дешифратора са показани на фиг.12, а таблицата на истинност на фиг.11.

Таблица на истинност на 7442

N

Вх.променливи

Изходи (F0 - F9)

Комб.

D

C

B

A

0

1

2

3

4

5

6

7

8

9

0

0

0

0

0

0

1

1

1

1

1

1

1

1

1

1

0

0

0

1

1

0

1

1

1

1

1

1

1

1

2

0

0

1

0

1

1

0

 

1

1

1

1

1

1

3

0

0

1

1

1

1

1

0

1

1

1

1

1

1

4

0

1

0

0

1

1

1

1

0

1

1

1

1

1

5

0

1

0

1

1

1

1

1

1

0

1

1

1

1

6

0

1

1

0

1

1

1

1

1

1

0

1

1

1

7

0

1

1

1

1

1

1

1

1

1

1

1

1

1

8

1

0

0

0

1

1

1

1

1

1

1

1

0

1

9

1

0

0

1

1

1

1

1

1

1

1

1

1

0

10

1

0

1

0

1

1

1

1

1

1

1

1

1

1

11

1

0

1

1

1

1

1

1

1

1

1

1

1

1

~

 

 

 

 

 

 

 

 

 

 

 

 

 

 

15

1

1

1

1

1

1

1

1

1

1

1

1

1

1

Фиг.11

Дешифратор 74138
Дешифраторът 74138 е пълен дешифратор на три входни променливи с инверсни изходи. Има три разрешени входа G1, G2 и G3. Условието за разрешение е G1 = 1; G2 = 0; G3 = 0. На фиг.13 е показана блоковата диаграма и таблицата му на истинност. В скоби на блоковата диаграма са показани крачетата на интегралната схема, съответстстващи на входните променливи на изходните функции. Захранващото напрежение +5V се подава на 16-то краче, а към земя се свързва 8-то краче.

Входове

Изходи

Разрешав.

Селектир.

 

G1

G2

G3

C

B

A

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

X

X

1

X

X

X

1

1

1

1

1

1

1

1

0

X

X

X

X

X

1

1

1

1

1

1

1

1

1

0

0

0

0

0

0

1

1

1

1

1

1

1

1

0

0

0

0

1

1

0

1

1

1

1

1

1

1

0

0

0

1

0

1

1

0

1

1

1

1

1

1

0

0

0

1

1

1

1

1

0

1

1

1

1

1

0

0

1

0

0

1

1

1

1

0

1

1

1

1

0

0

1

0

1

1

1

1

1

1

0

1

1

1

0

0

1

1

0

1

1

1

1

1

1

0

1

1

0

0

1

1

1

1

1

1

1

1

1

1

0

Фиг.13

ДЕШИФРАТОР 74139
Този дешифратор е пълен дешифратор на две входни променливи с един разрешаващ вход (ENABLE). Характерно е, че интегралната схема садържа да такива взаимно независими дешифратора. На фиг.14 е показана функционалната блокова схема и таблицата на истинност.

Фиг.14

ДЕШИФРАТОР 74155
Този дешифратор е подобен на 74139 (два независими пълни дешифратори на две променливи) със следните разлики:

    Фиг.15А

    Таблицата наистинност на два независими пълни дешифратора на две входни променливи.

    Входове

    Изходи

    Избор

    STROBE

     

    B

    A

    1G

    1C

    1Y0

    1Y1

    1Y2

    1Y3

    X

    X

    1

    X

    1

    1

    1

    1

    0

    0

    0

    1

    0

    1

    1

    1

    0

    1

    0

    1

    1

    0

    1

    1

    1

    0

    0

    1

    1

    1

    0

    1

    1

    1

    0

    1

    1

    1

    1

    0

    X

    X

    X

    0

    1

    1

    1

    1

    Фиг.15б

    Таблицата на истинност на пълен дешифратор на три променливи.

    Входове
    Селектиращи STROB

    Изходи

    (0)

    (1)

    (2)

    (3)

    (4)

    (5)

    (6)

    (7)

    C*

    B

    A

    G**

    2Y0

    2Y1

    2Y2

    2Y3

    1Y0

    1Y1

    1Y2

    1Y3

    X

    X

    X

    1

    1

    1

    1

    1

    1

    1

    1

    1

    0

    0

    0

    0

    0

    1

    1

    1

    1

    1

    1

    1

    0

    0

    1

    0

    1

    0

    1

    1

    1

    1

    1

    1

    0

    1

    0

    0

    1

    1

    0

    1

    1

    1

    1

    1

    0

    1

    1

    0

    1

    1

    1

    0

    1

    1

    1

    1

    1

    0

    0

    0

    1

    1

    1

    1

    0

    1

    1

    1

    1

    0

    1

    0

    1

    1

    1

    1

    1

    0

    1

    1

    1

    1

    0

    0

    1

    1

    1

    1

    1

    1

    0

    1

    1

    1

    1

    0

    1

    1

    1

    1

    1

    1

    1

    0

    Фиг.15C

    C* - входовете 1C и 2C са свързани в обща точка;

               

    C** - входовете 1G и 2G са свързани в обща точка;

    Индикаторен елемент MAN 71

    MAN 71 е седемсегментен светеодиоден индикатор (LED) с общ анод.
                Според как са свързани светодиодите, имаме:

    1. Общ анод; изведени 7бр. Катода; Схемата на свързване е:

    II. ЕКСПЕРИМЕНТАЛНА ПОСТАНОВКА

    Състои се от три части: захранващ блок, клавиатурен блок и макет.

    Захранващият блок подава захранване +5V на клавиатурния блок, а той от своя страна на макета.
    Клавиатурния блок включва тактов генератор, генератор на единични импулси и четире превключвателя – задаващи 4 логически променливи (X1, X2, X3, X4) към макета.
    Индикаторния блок на макета включва шест светодиода за индикация на логическото състояние на изследваните функции.

    III. ЗАДАЧИ ЗА ИЗПЪЛНЕНИЕ

    1. Да се изследва десетичния де6ифратор 7442.
    2. Да се изследва дешифраторът 74138.
    3. Да се изследва дешифраторът 74139.
    4. Да се изследва дешифраторът 74155.
    5. Да се изследва индикатор MAN 71.
    6. Да се изследва интегрален седемсегментен дешифратор 7447. Да се състави таблица на истинност на всички входни променливи A, B, C и D. Да се изследва влиянието на допълнителните входове LT, RBI, BI/RB0.
    7. Да се свърже дешифраторът 7447 с индикатор MAN 71 и се изследва както в точка 6.

    IV. СЪДЪРЖАНИЕ НА ПРОТОКОЛА

    Електрически схеми и таблици на истинност на изследваните дешифратори.